XA6SLX25-2CSG324Q（Didol saka stok kanthi kemasan asli）

Properti produk:

Deskripsi Umum:

Kulawarga FPGA Xilinx Automotive (XA) Spartan®-6 nyedhiyakake kapabilitas integrasi sistem kanthi biaya total paling murah kanggo aplikasi otomotif volume dhuwur.Kulawarga sepuluh anggota kasebut ngirimake kepadatan sing luwih akeh saka 3,840 nganti 101,261 sel logika lan konektivitas sing luwih cepet lan lengkap.Dibangun ing teknologi proses tembaga kurang daya 45 nm sing diwasa sing nyedhiyakake keseimbangan biaya, daya, lan kinerja sing optimal, kulawarga XA Spartan-6 nawakake tabel tampilan 6-input dual-register anyar sing luwih efisien (LUT). ) logika lan pilihan sugih pamblokiran tingkat sistem dibangun ing.Iki kalebu RAM blok 18 Kb (2 x 9 Kb), irisan DSP48A1 generasi kapindho, pengontrol memori SDRAM, blok manajemen jam mode campuran sing ditingkatake, teknologi SelectIO™, blok transceiver serial kacepetan dhuwur sing dioptimalake daya, blok Endpoint sing kompatibel karo PCI Express® , mode manajemen daya tingkat sistem canggih, opsi konfigurasi deteksi otomatis, lan keamanan IP sing ditingkatake kanthi proteksi DNA AES lan Piranti.Fitur kasebut nyedhiyakake alternatif sing bisa diprogram kanthi biaya murah kanggo produk ASIC khusus kanthi gampang digunakake sadurunge.XA Spartan-6 FPGA nawakake solusi sing paling apik kanggo desain logika volume dhuwur sing fleksibel lan bisa diukur, desain pangolahan DSP paralel bandwidth dhuwur, lan aplikasi sing sensitif biaya ing ngendi sawetara standar antarmuka dibutuhake.XA Spartan-6 FPGAs minangka dhasar silikon sing bisa diprogram kanggo Platform Desain Target sing nyedhiyakake piranti lunak lan komponen hardware terpadu sing ngidini para desainer fokus ing inovasi sanalika siklus pangembangane diwiwiti.Ringkesan Fitur XA Spartan-6 FPGA • Kulawarga XA Spartan-6: • XA Spartan-6 LX FPGA: Logika dioptimalake • XA Spartan-6 LXT FPGA: Konektivitas serial kacepetan dhuwur • Suhu Otomotif: • Kelas I: Tj = – 40°C nganti +100°C • Kelas Q: Tj = –40°C nganti +125°C • Standar Otomotif: • Xilinx tundhuk ISO-TS16949 • Kualifikasi AEC-Q100 • Dokumentasi Proses Persetujuan Bagian Produksi (PPAP) • Ngluwihi kualifikasi AEC-Q100 kasedhiya ing panyuwunan • Dirancang kanggo biaya murah • Multiple efisien pamblokiran terpadu • Optimized pilihan standar I / O • Staggered pads • dhuwur-volume plastik kabel-diikat paket • Low daya statis lan dinamis • 45 nm proses optimized kanggo biaya lan daya kurang • Mode daya-mudhun Hibernate kanggo nul daya • Mode Suspen njaga negara lan konfigurasi karo multipin tangi, nambah kontrol • kinerja High voltase inti 1.2V (LX lan LXT FPGAs, -2 lan -3 gelar kacepetan) • Multi-voltase, bank antarmuka SelectIO multi-standar • Nganti 1,080 Mb/s tingkat transfer data sabendiferensial I / O • Output drive sing bisa dipilih, nganti 24 mA saben pin • 3.3V kanggo 1.2VI / O standar lan protokol • Low-biaya HSTL lan antarmuka memori SSTL • Hot swap selaras • luwes I / O tarif matèni kanggo nambah integritas sinyal • Transceiver serial GTP kacepetan dhuwur ing FPGAs LXT • Nganti 3,2 Gb/s • Antarmuka kacepetan dhuwur kalebu: Serial ATA lan PCI Express • irisan DSP48A1 sing efisien • Aritmetika lan pangolahan sinyal kinerja dhuwur • Cepet 18 x 18 multiplier lan 48 -bit accumulator • Pipelining lan cascading kapabilitas • Pre-adder kanggo bantuan aplikasi Filter • Integrated Memory Controller pamblokiran • DDR, DDR2, DDR3, lan LPDDR support • Data tarif nganti 800 Mb / s • Multi-port struktur bis karo FIFO sawijining kanggo nyuda masalah wektu desain • Sumber daya logika KALUBÈRAN karo kapasitas logika tambah • Register shift opsional utawa support RAM disebarake • Efisien 6-input LUTs nambah kinerja lan nyilikake daya • LUT karo dual flip-flops kanggo pipeline aplikasi sentris • Blok RAM with sawetara saka sudhut granularity • Fast pamblokiran RAM karo byte nulis ngaktifake • 18 Kb pamblokiran sing bisa optionally diprogram minangka loro sawijining 9 Kb pamblokiran RAMs • Jam Manajemen Tile (CMT) kanggo meningkat kinerja • Low gangguan, jam fleksibel • Digital Clock Managers (DCMs) ngilangi jam skew lan distorsi siklus tugas • Phase-Locked Loops (PLLs) kanggo low-jitter clocking • Frekuensi sintesis karo simultaneous multiplikasi, divisi, lan phase shifting • Nembelas kurang-skew jaringan jam global • Sederhana konfigurasi, ndhukung low- standar biaya • 2-pin konfigurasi otomatis ndeteksi • Broad pihak katelu SPI (nganti x4) lan NOR lampu kilat support • support MultiBoot kanggo upgrade remot karo sawetara bitstreams, nggunakake pangayoman watchdog • Meningkat keamanan kanggo pangayoman desain • Unik Piranti pengenal DNA kanggo otentikasi desain • Enkripsi bitstream AES ing piranti XA6SLX75, XA6SLX75T, lan XA6SLX100 • Blok Endpoint Terintegrasi kanggo desain PCI Express (LXT) • Teknologi PCI® murahpport kompatibel karo 33 MHz, 32- lan 64-dicokot specification.• Pangolahan sing dipasang luwih cepet kanthi prosesor alus MicroBlaze™ 32-bit sing ditingkatake lan murah • Desain IP lan referensi sing unggul ing industri • Ekosistem pihak katelu khusus otomotif sing kuwat karo IP, papan pangembangan, lan layanan desain